Saltar navegación principal
Normas DIN – AENOR
DIN EN 61523-2:2003-06

DIN EN 61523-2:2003-06

Delay and power calculation standards - Part 2: Pre-layout delay calculation specification for CMOS ASIC libraries (IEC 61523-2:2002); German version EN 61523-2:2002, text in English

Calcul de puissance et de délai - Partie 2: Spécification du calcul du délai de pré-implantation pour les librairies ASIC CMOS (CEI 61523-2:2002); Version allemande EN 61523-2:2002, texte en anglais

Berechnung von Verzögerung und Leistungsaufnahme beim Entwurf von Chips - Teil 2: Vorgezogene Berechnung der Verzögerung für CMOS-ASIC-Bibliotheken (IEC 61523-2:2002); Deutsche Fassung EN 61523-2:2002, Text in Englisch

Fecha:
2013-06 /Active
Equivalencias internacionales:

EN 61523-2 (2002-08)

IEC 61523-2 (2002-05)

Relación con otras normas DIN:
Resumen:
This standard specifies the pre-layout delay calculation method for CMOS1 ASIC Libraries which contains cell based primitives and memories to be used during the pre-layout design phase of Logic simulation, Timing verification, and Logic synthesis.
Diese Norm legt das Vorentwicklungsverfahren für die Laufzeitberechnung von CMOS-ASIC-Bibliotheken, die Grundzellen und Speicher beinhalten, fest. Diese Bibliotheken werden für die Vorentwicklungsphase von Logiksimulation, Zeitverhalten und Logiksynthese verwendet.
Keywords:
Chips, Computerized control, Definitions, Delay circuits, Delay time, Design calculations, Electrical engineering, Integrated circuit technology, Integrated circuits, Integrated memory circuits, Semiconductor devices, Specification
97,76
Idioma Formato

Formato digital

Nota: Precios sin IVA ni gastos de envío

Añadir a la cesta